チップレットとは？装置の限界と歩留まりから読み解く分割の必然

チップレットは「設計の話」だと思われがちです。しかし実際には、製造装置の物理的な限界から生まれた技術です。

大きなチップは作れない。作っても不良になる。ならば分割するしかない——この消去法的な結論が、AI半導体の作り方を根本から変えました。

この記事では、チップレットを装置と歩留まりの視点から解説します。なぜ分割せざるを得なかったのか、分割した代償として何が必要になったのか。関連技術はCoWoSとは？2.5D実装とインターポーザ製造やHBMはどう作られる？もあわせてご覧ください。

チップレットとは

チップレットは、本来1つの大きなチップとして作るはずの回路を、複数の小さなチップに分割して製造し、後から1つのパッケージに組み合わせる手法です。

従来の作り方はモノリシックと呼ばれます。CPU、キャッシュ、入出力、すべてを1枚のシリコンに作り込む方式です。

	モノリシック	チップレット
作り方	すべてを1枚のダイに作る	機能ごとに分けて作り、後で組み合わせる
ダイのサイズ	大きい	小さい
製造プロセス	全体を同じ世代で作る	部分ごとに最適な世代を選べる
必要な技術	前工程が中心	前工程＋高度なパッケージ技術

なぜ、わざわざ分けるのか。理由は装置側にある2つの限界です。

限界①｜レチクルより大きなチップは作れない

1つ目は、物理的にどうにもならない制約です。

露光装置は、マスク（レチクル）のパターンを一度に転写します。この1ショットの最大面積は約830mm²。これが業界標準の上限であり、装置の光学系による制約です。

つまり、1枚のダイは原理的に830mm²を超えられません。なおHigh-NA EUVでは、この上限がさらに半分になります。どれだけ性能が欲しくても、この枠から出られないのです。

AI向けの演算チップは、性能を求めて回路規模が膨張し続けています。しかし面積の上限は動かない。ならば、複数のダイに分けて隣に並べるしかない——これがチップレットの出発点です。

露光装置の仕組みは露光装置とは？仕組みと世界シェアで解説しています。

限界②｜大きなチップほど不良になる

2つ目は、より深刻な経済的問題です。ダイが大きくなるほど、歩留まりは急激に落ちます。

理由は単純です。ウェハー上には、欠陥がある確率で分布しています。ダイの面積が広いほど、その中に欠陥が入り込む確率は高くなります。

問題は、この関係が比例ではなく指数関数的だという点です。欠陥密度を0.1個/cm²と仮定すると、次のようになります。

ダイ面積	良品率の目安
100mm²	約90%
400mm²	約67%
600mm²	約55%
800mm²（レチクル上限付近）	約45%

レチクル限界いっぱいのチップを作ると、半分以上が不良になる計算です。しかも失うのは面積の大きい高価なダイであり、損失は甚大です。

分割すると何が起きるか

ここでチップレットの効果が現れます。800mm²を200mm²×4個に分けたとしましょう。

各チップレットの良品率は、面積が4分の1になったことで約82%まで改善します。さらに重要なのは、不良になったチップレットだけを捨てられることです。

モノリシックなら、1か所の欠陥で800mm²すべてが無駄になります。チップレットなら、失うのは200mm²だけ。残りの良品を集めて組み合わせれば、製品にできます。

「大きく作って半分捨てる」より「小さく作って良品だけ集める」ほうが安い——この経済合理性が、チップレットを押し進めました。

分割の代償｜つなぐ技術が必要になる

分割すれば歩留まりは改善します。しかしタダではありません。

1枚のシリコンの中なら、回路同士は微細な配線で直接つながっています。分割すれば、その接続をチップの外で作り直す必要があります。

ここで初めて、パッケージ技術が主役に躍り出ます。

接続方式	内容	関連記事
2.5D実装	インターポーザ上に横に並べて高密度配線でつなぐ	CoWoS
3D積層	垂直に積み重ね、貫通電極でつなぐ	TSV
ハイブリッドボンディング	バンプなしで銅と絶縁膜を直接接合する	ハイブリッドボンディング

つまりチップレットは、それ単体では成立しない技術です。分割を可能にしたのは、分割したものを高密度につなぎ直せる実装技術が育ったからにほかなりません。

「チップレットが先か、パッケージ技術が先か」ではなく、両者は同時に必要だったのです。

装置需要はどう変わったか

チップレットの普及は、装置業界の構造を変えました。

①後工程装置の重要度が上がった

従来、性能は前工程（微細化）で決まりました。しかしチップレットでは、どう組み合わせるかが性能を左右します。ボンディング装置、インターポーザ製造、封止装置——後工程への投資が増える構造になりました。

②前工程の装置が後工程に流れ込んだ

インターポーザの製造には露光・成膜・CMPが必要です。TSV形成にはエッチングとめっきが要ります。後工程の現場に、前工程の装置が並ぶという逆転が起きました。これが中工程（ミドルエンド）と呼ばれる領域です。

③検査の位置づけが決定的になった

これが最も重要な変化です。組み合わせる前に、そのチップレットが良品だと確定していなければなりません。

不良チップレットを混ぜて組み立ててしまえば、一緒に載せた高価な良品チップまで無駄になります。この考え方をKGD（Known Good Die）と呼びます。

従来の「完成後に不良を弾く」から、「組み合わせる前に良品を保証する」へ——テスト工程の重みが構造的に増しました。検査については半導体検査装置とは？、プローバとテスタの違いをご覧ください。

プロセスの使い分けという副産物

チップレットには、歩留まり以外にも大きな利点があります。部分ごとに最適な製造プロセスを選べることです。

チップの中には、微細化の恩恵を強く受ける部分と、そうでない部分があります。

• 演算コア：微細化するほど速く、省電力になる → 最先端プロセスで作る価値がある
• 入出力（I/O）やアナログ回路：微細化してもあまり性能が上がらない → 成熟プロセスで十分

モノリシックでは、すべてを最先端プロセスで作らざるを得ません。最先端のウェハーは非常に高価なので、これは大きな無駄です。

チップレットなら、演算コアだけ最先端、I/Oは成熟プロセスという使い分けができます。コストを抑えながら性能を確保できるわけです。

この構造は装置需要にも影響します。最先端装置だけでなく、成熟世代向けの装置にも継続的な需要が生まれるためです。

標準化の動き｜UCIe

チップレットが本格的に普及するには、課題が残っています。異なる会社が作ったチップレット同士を、そのままつなげるかという問題です。

現状、チップレットは主に自社製品の中で閉じて使われています。接続の仕様が統一されていなければ、他社製と組み合わせることはできません。

そこで、Intel、AMD、Arm、Google、Microsoft、Samsung、TSMCといった主要企業が参加するUCIe（Universal Chiplet Interconnect Express）という団体が発足し、チップレット間をつなぐ物理層やプロトコルの標準仕様が策定されています。

標準化が進めば、複数社のチップレットを組み合わせて1つの製品を作ることも現実味を帯びます。そうなれば、組み立てを担う後工程の役割はさらに大きくなります。

チップレットの課題

有望な技術ですが、万能ではありません。

• 接続の遅延と電力：1枚のシリコン内より、チップ間の通信は遅く電力も食う。これを抑えるために高密度実装が必要になる
• 熱の集中：複数のチップを密集させるため、放熱設計が難しくなる
• 組立の歩留まり：実装に失敗すれば、高価なチップを複数まとめて失う
• 検査コスト：KGDを保証するためのテスト工数が増える
• 設計の複雑化：分割の仕方そのものが設計課題になる

前工程で楽をした分、後工程で難しさを引き受けている——チップレットの本質は、この難易度の移転にあります。

日本企業の位置づけ

チップレットそのものを設計するのは半導体メーカーですが、それを実現する装置と材料では日本企業が深く関わっています。

領域	主な日本企業
研削・切断	ディスコ、東京精密
封止	TOWA、アピックヤマダ
テスト	アドバンテスト、東京精密
めっき・CMP	荏原製作所
実装	新川、東レエンジニアリング
パッケージ基板	イビデン、新光電気工業

チップレット時代は、後工程と検査に強い日本企業にとって追い風といえます。日本勢の全体像は日本の半導体製造装置メーカー一覧をご覧ください。

よくある質問

チップレットとモノリシックはどちらが優れていますか？

規模によります。小規模なチップならモノリシックのほうが安く、性能面でも有利です。チップレットが効くのは、レチクル限界に迫るような大規模チップです。分割にはコストがかかるため、小さなチップでは割に合いません。

なぜAI半導体でチップレットが使われるのですか？

AI向けの演算チップは回路規模が極めて大きく、レチクル限界と歩留まり低下の両方に直面するためです。加えてHBMとの接続も必要で、いずれにせよ高度なパッケージ技術が要ります。

チップレットは英語で何と言いますか？

chiplet です。分割されていない従来型は monolithic（モノリシック）と呼ばれます。組み合わせて1つの機能を実現する考え方は heterogeneous integration（異種集積）とも呼ばれます。

どの装置メーカーが恩恵を受けますか？

後工程・実装・検査の装置メーカーです。加えて、インターポーザやTSV形成に前工程装置が使われるため、前工程メーカーにも新たな需要が生まれています。

まとめ

• チップレットは設計思想である以前に、装置の限界から生まれた製造技術
• 限界①：露光装置の1ショット上限は約830mm²で、それ以上のダイは作れない
• 限界②：面積が増えるほど歩留まりは指数関数的に低下し、800mm²では約45%まで落ちる
• 分割すれば各チップの良品率が上がり、不良分だけを捨てられる
• 代償として、2.5D・3D・ハイブリッドボンディングなど高密度接続技術が必須になった
• 組み合わせる前に良品を保証するKGDが決定的に重要になった
• 部分ごとにプロセス世代を選べるため、成熟世代装置にも需要が生まれる
• UCIeによる標準化が進めば、他社製チップレットとの組み合わせも視野に入る

先端パッケージの関連技術はCoWoS、TSV、HBM、ハイブリッドボンディングで解説しています。後工程全体は半導体の後工程装置とは？をご覧ください。

参考・出典

• OKI「半導体の『チップレット』とは？モノリシック設計との違い、実装戦略の最新動向」
• 日清紡マイクロデバイス「半導体産業の微細化と水平分業化 〜チップレットとは〜」
• 一般社団法人日本半導体製造装置協会（SEAJ）「半導体製造装置分類表」