HBMはどう作られる？積層・薄化・接合を装置視点で解説

AI向け半導体の性能を左右するHBM（広帯域メモリ）。DRAMを何段も積み重ねた構造は、製品としてはよく知られています。しかしそれをどうやって作るのかは、あまり語られません。

HBMの製造は、既存のDRAM工場に装置を足せば済む話ではありません。髪の毛の3分の1ほどの薄さに削ったチップを、4万本以上の電極で正確に接合し、それを12段16段と積み上げる。しかも1枚でも失敗すれば、積み上げたすべてが無駄になります。

この記事では、HBMを装置と製造技術の視点から解説します。市場動向についてはAI・HBM需要で伸びる半導体製造装置をご覧ください。

Contents

HBMの構造｜何が積まれているのか

HBMは High Bandwidth Memory の略で、日本語では広帯域メモリと呼ばれます。基本構造は次のようになっています。

DRAMダイ：記憶を担うチップ。これを8段、12段、16段と積み重ねる
ベースダイ（ロジックダイ）：最下層に置かれ、外部との通信を制御する
TSV：積層したチップを垂直に貫通し、上下を電気的につなぐ
マイクロバンプ：チップ間を接合する微細な電極

この積層体が、インターポーザという中間基板の上でGPUなどの演算チップと並べて配置されます。「近くに置いて、太い経路でつなぐ」ことで、膨大なデータをやり取りできる仕組みです。

縦方向の配線についてはTSV（シリコン貫通電極）とは？形成工程と装置で解説しています。

なぜHBMは作るのが難しいのか｜歩留まりの掛け算

HBM製造の本質的な難しさは、数学的な構造にあります。

積層製品では、1枚でも不良が混じれば、その積層体すべてが不良になります。つまり全体の歩留まりは、各段の歩留まりの掛け算で決まります。

1段あたりの歩留まり	8段積んだ場合	12段積んだ場合	16段積んだ場合
99%	約92%	約89%	約85%
95%	約66%	約54%	約44%
90%	約43%	約28%	約19%

この表が、HBM製造のすべてを物語っています。1段あたり95%という決して悪くない数字でも、16段積めば44%まで落ちます。段数が増えるほど、要求される精度は指数関数的に厳しくなります。

しかも失われるのは、不良だった1枚だけではありません。一緒に積まれた正常なチップも、すべて道連れになります。HBM用のDRAMは高価です。だからこそ、次の2つが決定的に重要になります。

積む前に良品を確定させる（KGD＝Known Good Die）
接合工程で失敗しない

製造フロー｜装置の視点で見る

HBMの製造は、大きく次の流れで進みます。

順序	工程	主な装置
①	DRAM回路の形成（前工程）	露光・成膜・エッチング・洗浄など
②	TSV形成	DRIE、ALD、めっき、CMP
③	マイクロバンプ形成	めっき装置
④	極薄化（研削）	グラインダ
⑤	個片化	ダイシング装置
⑥	良品選別（KGD）	テスタ、プローバ
⑦	積層・接合	ボンディング装置
⑧	樹脂封止	モールド装置
⑨	最終検査	テスタ、X線検査装置

以下、装置側から見て特に難所となる3つの工程を掘り下げます。

難所①｜30μmまで削り、しかも割らない

HBMで最初の関門が薄化です。

限られた高さの中に多くの段を収めるため、DRAMダイは極限まで薄く削られます。報道によれば、HBM4で16層を規定のパッケージ高さに収めるには、各ダイを約30μmまで研削する必要があるとされます。髪の毛の太さのおよそ3分の1です。

ここで2つの問題が生じます。

ハンドリングできない

30μmのシリコンは、自立できません。持ち上げれば曲がり、扱いを誤れば割れます。そのままでは搬送も加工もできないのです。

そこで使われるのが仮接着（テンポラリーボンディング）です。加工中だけ、厚くて丈夫なキャリアウェハーに一時的に貼り付けて支え、工程が終わったら剥がします。

この「貼る・剥がす」には専用装置が必要で、加工中はしっかり保持し、剥離時はダメージなく外れるという相反する要求を満たさなければなりません。極薄化を支える、縁の下の技術です。

反りが精度を狂わせる

薄いウェハーは、熱をかけると反ります。シリコンと金属・樹脂の熱膨張率が違うためです。

問題は、反ったウェハーではTSVやバンプの位置が合わなくなることです。接合にはサブミクロンの精度が要求されるため、わずかな反りが直接不良につながります。

薄くするほど反りやすく、しかし薄くしなければ積めない——この矛盾との戦いが、HBM製造の通奏低音です。研削技術はダイシング装置とは？切断方式と世界シェアでも解説しています。

この薄化を担うグラインダの最大手についてはディスコとは？で解説しています。

難所②｜接合方式の分岐点｜MR-MUF と TC-NCF

HBM製造で最も注目される技術的分岐が、チップをどう接合し、隙間をどう埋めるかです。ここでメーカーごとに方式が分かれています。

	MR-MUF	TC-NCF
採用	SK hynix	Samsung、Micron
手順	チップを積んで一括でリフロー接合し、後から液状樹脂を流し込む	チップ間にフィルム状の樹脂を挟み、1枚ずつ熱と圧力で接合する
強み	ボイドが少なく、放熱性が高い。反りを抑えやすい	微細な隙間を埋める能力に優れ、多層化に有利とされる
装置	リフロー＋モールド系	TCB（熱圧着ボンダー）

MUFとは何か

MUFは Molded Underfill の略です。積み上げたチップの隙間を樹脂で埋めながら、外周も同時に封止する技術を指します。

チップの間には、マイクロバンプの高さ分のわずかな空隙があります。ここが空洞のままだと、熱がこもり、応力にも弱くなります。液状の樹脂を毛細管現象で隙間に流し込み、空洞なく充填する——これがMUFの役割です。

SK hynixのAdvanced MR-MUFは、TC-NCF方式に比べて平均20%高い歩留まりが得られるとされ、同社がHBM市場で先行してきた技術的背景として語られます。

TC-NCFの考え方

一方のTC-NCFは、あらかじめフィルム状の樹脂を挟んでおき、1枚ずつ熱圧着（TCB）していく方式です。1段ずつ確実に接合するため制御しやすく、積層数が増えたときの反り抑制に有利とされます。

ただし1枚ずつ処理するぶん時間がかかり、生産性の面では課題を抱えます。

「一括で速く」か「1枚ずつ確実に」か——この選択が、そのまま歩留まりと生産性のトレードオフになっています。封止技術についてはモールド装置とは？半導体の封止工程、接合装置はダイボンダーとワイヤボンダーの違いをご覧ください。

難所③｜4万個の接合をどう検査するか

接合が終わっても、それが正しくできたかを確認しなければなりません。ここでも数の暴力が立ちはだかります。

1つの積層体に含まれるマイクロバンプは4万個を超えるとされます。ピッチ（間隔）は25μm以下、HBM4世代では10μmに近づいていくと見られています。

これらすべてが正しく接合されているかを、積み上げた後に、壊さずに確認する必要があります。表面から見ても内部は見えません。

そのため、3次元のX線検査が重要になります。ボイド（空洞）、パッドの位置ずれ、はんだの押し出しといった欠陥を、層ごとに特定できる能力が求められます。検査手法はパッケージ検査とは？X線検査・ボンドプルテスト・気密性試験で解説しています。

HBM4で何が変わるのか

次世代のHBM4では、いくつかの構造的な変化が起きます。

①16層への多層化

積層数がさらに増えれば、前述の歩留まりの掛け算はいっそう厳しくなります。1段あたりの精度を上げると同時に、より薄いダイを扱う技術が必要です。

②ベースダイがロジックになる

従来、最下層のベースダイはDRAMメーカーが自社で作っていました。しかしHBM4では、ベースダイに高度なロジック機能を持たせ、ファウンドリで製造する動きが進んでいます。

これは業界構造の変化を意味します。メモリメーカーとファウンドリが協業してひとつの製品を作る——HBMが単なるメモリではなく、システムの一部になりつつあることの表れです。

③ハイブリッドボンディングへの移行

現在の主流はTCBやMR-MUFですが、積層数が増えるほど処理時間と熱の影響が問題になります。そこで期待されているのが、バンプを介さずに銅と絶縁膜を直接接合するハイブリッドボンディングです。

この方式ではバンプが不要になるため、チップ間の距離をさらに詰められます。一方で、接合面にナノレベルの平坦性が要求され、CMPなど前工程の装置が不可欠になります。

工程	主な装置メーカー
TSV形成	Lam Research、東京エレクトロン、ASM、荏原製作所
研削・薄化	ディスコ、東京精密
仮接着・剥離	EV Group、SUSS MicroTec
接合（TCB・ハイブリッド）	Besi、ASMPT、Kulicke & Soffa、新川
封止（MUF）	TOWA、アピックヤマダ
テスト	アドバンテスト、Teradyne
X線検査	各社検査装置メーカー

よくある質問

HBMは普通のDRAMと何が違うのですか？

記憶素子としての原理は同じDRAMです。違いは実装の仕方にあります。積層してTSVでつなぎ、演算チップの近くに配置することで、桁違いの帯域を確保しています。製品の差というより、パッケージング技術の差です。

なぜHBMは供給不足になりやすいのですか？

歩留まりが厳しく、生産に時間がかかるためです。前述のとおり積層数が増えるほど歩留まりは掛け算で低下します。加えて、TSV形成や薄化、接合といった専用工程が必要で、通常のDRAMラインをそのまま転用できません。

HBMを作れるメーカーは？

SK hynix、Samsung、Micronの3社が中心です。製造には高度な積層技術が必要で、参入障壁が高い分野です。

日本企業はHBMに関わっていますか？

HBMそのものを作るメーカーはありませんが、製造装置と材料では深く関わっています。研削のディスコ、封止のTOWA、テストのアドバンテスト、そして封止材や研磨材といった材料分野で、日本企業が重要な役割を担っています。

まとめ

HBMはDRAMを積層し、TSVとマイクロバンプで接続した構造
全体の歩留まりは各段の掛け算で決まり、1段95%でも16段で約44%まで落ちる
HBM4では各ダイを約30μmまで研削する必要があり、仮接着によるハンドリングが不可欠
薄いほど反りやすく、反るとサブミクロン精度の接合ができなくなる
接合方式はSK hynixのMR-MUFとSamsung・MicronのTC-NCFに分かれる
1スタックあたり4万個超のバンプを非破壊で検査するため3次元X線検査が重要
HBM4ではベースダイのロジック化とファウンドリ協業という構造変化が起きている

後工程全体の流れは半導体の後工程装置とは？、装置全体の位置づけは半導体製造装置とは？種類と役割を工程順にわかりやすく解説をご覧ください。

参考・出典

Post Views: 769

TOWA アドバンテストディスコ